特許

J-GLOBAL ID：200903061041324532

半導体集積回路装置

発明者： 得能 誠司
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-091625
公開番号（公開出願番号）：特開2002-288150
出願日： 2001年03月28日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】高性能化と低消費電力および低リーク電流の両立を実現することが可能な半導体集積回路装置を提供する。【解決手段】半導体集積回路100が高性能のCPUA101と低消費電力のCPUB102および処理内容に応じてどちらのCPUを使用するのが最適かを判断する処理内容判定部103と、この判断結果に基き処理を実行し、処理に関与しないCPUに対する電源電圧およびクロック供給を制御する電源電圧制御部104とクロック供給制御部105とを備える。処理を行わないCPUの電源供給を遮断することで、リーク電流を削減でき、消費電力を削減できる。

請求項（抜粋）：

2つのCPUと複数の機能ブロックを搭載する半導体集積回路装置であって、前記CPUの1つは高性能を実現するCPUであり、他の1つは低消費電力を実現するCPUであり、前記半導体集積回路装置において実行される処理を前記2つのCPUのどちらで実行するかを決定する処理内容判定部と、前記半導体集積回路装置に搭載されている前記2つのCPU、及び前記複数の機能ブロックへの電源供給を、前記処理内容判定部の処理内容に基づいて管理する電源電圧制御管理部と、前記半導体集積回路に搭載されている前記2つのCPU、及び前記複数の機能ブロックへのクロック供給を、前記処理内容判定部の処理内容に基づいて制御するクロック供給制御部と、前記処理内容判定部の処理内容に基づいて前記2つのCPUの少なくとも一方の電源電圧が遮断される際に、必要情報を前記電源電圧が遮断される前記CPUより格納し、前記2つのCPUの少なくとも一方の電源電圧を立ち上げる時に前記電源電圧を立ち上げる前記CPUへ必要情報を転送することを可能とするバックアップメモリを備えた半導体集積回路装置

IPC (7件)：

G06F 15/78 510 ,  G06F 1/32 ,  G06F 1/04 301 ,  G06F 9/46 360 ,  G06F 12/16 340 ,  G06F 12/16 ,  G06F 15/16 620

FI (7件)：

G06F 15/78 510 P ,  G06F 1/04 301 B ,  G06F 9/46 360 A ,  G06F 12/16 340 Q ,  G06F 12/16 340 H ,  G06F 15/16 620 A ,  G06F 1/00 332 B

Fターム (30件)：

5B011EA09 ,  5B011FF01 ,  5B011JA06 ,  5B011LL13 ,  5B018GA04 ,  5B018KA03 ,  5B018NA10 ,  5B018QA05 ,  5B045CC04 ,  5B045GG02 ,  5B045GG06 ,  5B045KK02 ,  5B045KK08 ,  5B062AA03 ,  5B062AA05 ,  5B062CC04 ,  5B062DD10 ,  5B062HH01 ,  5B062HH04 ,  5B079AA06 ,  5B079BA12 ,  5B079BC01 ,  5B079DD13 ,  5B079DD20 ,  5B098AA10 ,  5B098BB11 ,  5B098BB20 ,  5B098DD01 ,  5B098DD08 ,  5B098GD02