論理回路モデルのデバッグ装置およびデバッグ方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-338546
公開番号（公開出願番号）：特開平10-177590
出願日： 1996年12月18日
公開日（公表日）： 1998年06月30日
要約：

【要約】【課題】チェックポイントなどの設定なしに論理回路モデルが不具合を発生させた時点の直前の状態を容易に復元することのできるデバッグ装置を提供する。【解決手段】シミュレータ管理装置11は、論理シミュレータ(b)12の動作が論理シミュレータ(a)12の動作よりも1動作遅れるように2つの論理シミュレータ12を並列に実行制御し、論理シミュレータ(a)によってシミュレートされる論理回路モデル14の中の観測対象となるオブジェクトの値と期待値ファイル15に格納された期待値とが一致するかどうかを監視する。そして、不一致が起こったときに、2つの論理シミュレータ12の動作を停止させることによって、論理シミュレータ(b)12に論理回路モデル14が不具合を発生させた時点の直前の状態を保持させる。

請求項（抜粋）：

回路設計の検証に用いられる論理回路モデルのデバッグ装置において、前記論理回路モデル内の観測対象とするオブジェクトに期待する値を時系列に保持する期待値ファイルと、前記論理回路モデルの動作をコンピュータ上で模擬実行する第1および第2の論理シミュレータと、前記第2の論理シミュレータで模擬実行される前記論理回路モデルの動作が前記第1の論理シミュレータで模擬実行される前記論理回路モデルの動作から一動作遅れるように前記第1および第2の論理シミュレータを並列に実行制御するシミュレータ実行制御手段と、前記第1の論理シミュレータが模擬実行する前記論理回路モデル内の観測対象オブジェクトの値と前記期待値ファイルに保持される期待値とを比較する比較手段と、前記比較手段の比較結果が不一致であったときに、前記第1および第2の論理シミュレータの実行を停止させるシミュレータ停止手段とを具備し、前記論理回路モデルが不具合を発生させた時点の一動作前の状態を前記第2の論理シミュレータに保持させることを特徴とするデバッグ装置。

IPC (4件)：

G06F 17/50 , G01R 31/28 , G06F 17/00 , H01L 21/82

FI (7件)：

G06F 15/60 672 Z , G01R 31/28 F , G06F 15/20 D , G06F 15/60 662 D , G06F 15/60 664 J , H01L 21/82 T , H01L 21/82 C

前のページに戻る