特許

J-GLOBAL ID：200903061132853430

差動スイッチ・コンデンサ回路

発明者： バルドミール・コイフマン ,  ヤチン・アフェク
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 本城 雅則 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-301667
公開番号（公開出願番号）：特開平7-193508
出願日： 1994年11月11日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】 高周波数ノイズおよびスパイクの低周波数へのエイリアシング、ならびに低周波数ノイズを低減する、スイッチ・コンデンサ回路を提供する。【構成】 異なるサンプリング・フェーズ(PHIO,PHIl)において差動入力信号(IP,IM) をサンプリングし、その出力におけるエラーを補正する差動切り替え型コンデンサ回路(6)は、m個の連鎖状に結合されたスイッチ・コンデンサ段(8-16)から成り、第1段 (8)が前記回路の出力に結合され、前記m個のスイッチ・コンデンサ段(8-16)の各々が、前記サンプリング・フェーズに応じて、前記連鎖における隣接段に結合され、エラーを表わす電荷が前記連鎖の隣接段間で等しく分配されるようになっており、m番目の段(16)が選択的に終端ノードに結合されて、その電荷が打ち消されることによって、ある数のサンプリング・フェーズの後、前記出力におけるエラーが実質的に1/mに低減される。

請求項（抜粋）：

異なるサンプリング・フェーズにおける差動入力信号をサンプリングし、その出力においてエラーを補正する差動スイッチ・コンデンサ回路であって:連鎖状に結合されたm個のスイッチ・コンデンサ段から成り、第1段が前記回路の出力に結合され、前記m個のスイッチ・コンデンサ段の各々が、前記サンプリング・フェーズに応じて、前記連鎖における隣接段に結合され、前記エラーを表わす電荷が前記連鎖の隣接段間で等しく分配されるようになっており、m番目の段が選択的に終端ノードに結合されて、その電荷が打ち消されることによって、ある数のサンプリング・フェーズの後、前記出力における前記エラーが実質的に1/mに低減されることを特徴とする回路。

IPC (3件)：

H03M 3/02 ,  H03H 19/00 ,  H03M 1/44