特許

J-GLOBAL ID：200903061137434886

半導体装置及びその製造方法

発明者： 堀内 勝忠
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-314709
公開番号（公開出願番号）：特開平7-169848
出願日： 1993年12月15日
公開日（公表日）： 1995年07月04日
要約：

【要約】【構成】 絶縁膜(13)上の単結晶半導体層(1)の下部面にはnチャネル型の、該半導体層(1)の上部面にはpチャネル型のMOSトランジスタを構成する。pチャネルトランジスタのソースはn型低濃度不純物領域(24)で、またnチャネルトランジスタのソースはp型低濃度不純物領域(22)で各々分離するごとく構成し、電源電位を該n型低濃度不純物領域にも、又接地電位を該p型低濃度不純物領域にも接続する。電源電圧は隣接する該p型低濃度不純物領域と該n型低濃度不純物領域間の逆方向耐圧より十分低くなる条件で動作させる。【効果】 本発明によれば相補型トランジスタを一つのトランジスタ占有面積で構成できるので半導体装置の超高集積化、低コスト化、面積低減による寄生容量、寄生抵抗の低減に基づく高速動作化が可能となる。

請求項（抜粋）：

支持基板上に形成された第一の絶縁膜と、該第一の絶縁膜上に形成された第一のゲート電極と、該第一のゲート電極上に形成された第一のゲート絶縁膜と、該第一のゲート絶縁膜上に形成された単結晶半導体層と、該半導体薄膜上に形成された第二のゲート絶縁膜と、該第二のゲート絶縁膜上に形成された第二のゲート電極からなる半導体装置において、該第一のゲート電極の両端に隣接するごとく該単結晶半導体層内に形成された第一導電型を有する一対の第一領域と該第二のゲート電極の両端に隣接するごとく該単結晶半導体層内に形成された第一導電型と反対の第二導電型を有する一対の第二領域を有することを特徴とする半導体装置。

IPC (6件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336

FI (4件)：

H01L 27/08 321 G ,  H01L 21/76 D ,  H01L 29/78 311 C ,  H01L 29/78 311 Y