特許

J-GLOBAL ID：200903061137677266

水平画面位置調整回路

発明者： 平川 晴康
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-095840
公開番号（公開出願番号）：特開平11-298754
出願日： 1998年04月08日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 CMOSプロセス等のLSIに水平処理系を集積化する場合において、容易な構成で且つ水平画面位置の調整分解能を向上させること。【解決手段】 遅延用の素子を通過する段数によって遅延量を制御する可変遅延回路5と同一の遅延用の素子を構成要素としたダミー回路6を備え、ダミー回路6の遅延の情報を元に可変遅延回路5の遅延量の制御範囲を決める。

請求項（抜粋）：

水平同期信号を基準にして発生パルスの位相をクロック単位で設定可能なパルス発生回路と、多段に接続された遅延用素子を有しパルス信号が通過する遅延用素子の段数によって遅延量を制御する可変遅延回路と、前記可変遅延回路と同一の遅延用素子を含むダミー回路と、前記ダミー回路における遅延用素子の遅延量を検出する遅延検出手段と、検出した遅延量に応じて前記可変遅延回路の制御範囲を決定する手段とを具備した水平画面位置調整回路。

IPC (7件)：

H04N 3/22 ,  G09G 1/00 ,  G09G 1/16 ,  G09G 5/00 ,  G09G 5/18 ,  H03L 7/08 ,  H04N 5/06

FI (7件)：

H04N 3/22 Z ,  G09G 1/00 X ,  G09G 1/16 M ,  G09G 5/00 X ,  G09G 5/18 ,  H04N 5/06 Z ,  H03L 7/08 Z