特許

J-GLOBAL ID：200903061151478489

半導体集積回路装置の製造方法

発明者： 榎本 裕之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-385597
公開番号（公開出願番号）：特開2003-188151
出願日： 2001年12月19日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 レジスト膜、特に、イオン注入工程のマスクとして形成されたレジスト膜の除去を的確に行い、半導体集積回路装置の性能を向上させる。【解決手段】 半導体基板1のpチャネル型MISFET形成領域(pMIS形成領域)上に、レジスト膜R6を形成し、レジスト膜R6、ゲート電極Gおよびサイドウォールスペーサ13をマスクに、リン(P)イオンを、イオン打ち込みすることによってn-型半導体領域11より高濃度の不純物領域であるn+型半導体領域14(ソース、ドレイン)を形成した後、アッシングガスとしてNH3を使用し、120°C以下の温度で、レジスト膜R6の除去(アッシング)を行う。その結果、イオンの注入によってレジスト膜R6表面にできた変質層R6aを除去することができ、異物の発生や異物除去のための洗浄による半導体集積回路装置の特性の劣化を防止することができる。

請求項（抜粋）：

(a)半導体基板上にレジスト膜を形成する工程と、(b)前記レジスト膜をマスクにイオン注入を行う工程と、(c)前記(b)工程の後、前記レジスト膜をNH3を含有するガスを用いて除去する工程と、を有することを特徴とする半導体集積回路装置の製造方法。

IPC (2件)：

H01L 21/3065 ,  H01L 21/027

FI (2件)：

H01L 21/302 H ,  H01L 21/30 572 A

Fターム (10件)：

5F004BA01 ,  5F004BA04 ,  5F004BB07 ,  5F004BB21 ,  5F004BB26 ,  5F004BD01 ,  5F004CA04 ,  5F004DA00 ,  5F004DB26 ,  5F046MA12