半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (3件)：上柳雅誉 , 藤綱英吉 , 須澤修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-028672
公開番号（公開出願番号）：特開2004-241578
出願日： 2003年02月05日
公開日（公表日）： 2004年08月26日
要約：

【課題】ノイズが小さく出力の大きい半導体装置等を工程を増加させることなく製造して提供する。【解決手段】Pエピタキシャル層32が形成されたP基板31上に第2のプロセスでなるセンサセルとMOSプロセスでなるCMOSとを形成する際に、MOSプロセスでなるNウェル領域34aと第2のプロセスでなるPウェル領域37aとMOSプロセスでなるエミッタ,コレクタ用のN+領域51a,51bおよびベース用のP+領域52aとを含むNPNトランジスタと、第2のプロセスでなる深いNウェル領域36bとMOSプロセスでなるPウェル領域35cと第2のプロセスでなる浅いNウェル領域48aとMOSプロセスでなるコレクタ,エミッタ用のP+領域52b,52cおよびベース用のN+領域51cとを含む縦型PNPトランジスタと、をプロセス兼用で形成した半導体装置。【選択図】図22

請求項（抜粋）：

一導電型の半導体基板上にCMOS型トランジスタを形成するための第1のプロセスと、上記半導体基板上にセンサセルを形成するためのプロセスであって上記第1のプロセスにより形成し得る不純物拡散領域よりも深い不純物拡散領域を形成可能な第2のプロセスと、を製造プロセスとして有する半導体装置の製造方法であって、 CMOS型トランジスタにおける一導電チャンネル型MOSトランジスタの反対導電型ウェル領域を形成する第1のプロセスを兼ねて、バイポーラ型トランジスタの反対導電型ウェル領域を形成する工程と、センサセルの深い反対導電型ウェル領域を形成する第2のプロセスを兼ねて、バイポーラ型トランジスタの上記反対導電型ウェル領域の少なくとも一部が深い反対導電型ウェル領域となるように形成する工程と、センサセルの浅い一導電型ウェル領域を形成する第2のプロセスを兼ねて、バイポーラ型トランジスタの浅い一導電型ウェル領域を上記反対導電型ウェル領域内に形成する工程と、 CMOS型トランジスタにおける反対導電チャンネル型MOSトランジスタのソース拡散領域となる高濃度反対導電型不純物領域およびドレイン拡散領域となる高濃度反対導電型不純物領域を同時に形成する第1のプロセスを兼ねて、バイポーラ型トランジスタのコレクタとなる高濃度反対導電型不純物領域を上記反対導電型ウェル領域内に形成すると同時に該バイポーラ型トランジスタのエミッタとなる高濃度反対導電型不純物領域を上記浅い一導電型ウェル領域内に形成する工程と、 CMOS型トランジスタにおける一導電チャンネル型MOSトランジスタのソース拡散領域となる高濃度一導電型不純物領域およびドレイン拡散領域となる高濃度一導電型不純物領域を同時に形成する第1のプロセスを兼ねて、バイポーラ型トランジスタのベースとなる高濃度一導電型不純物領域を上記浅い一導電型ウェル領域内に形成する工程と、を具備し、バイポーラ型トランジスタを製造するようになされたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L21/8249 , H01L27/06 , H01L27/146 , H04N5/335

FI (4件)：

H01L27/06 321A , H04N5/335 E , H04N5/335 U , H01L27/14 A

Fターム (40件)：

4M118AB01 , 4M118BA02 , 4M118CA02 , 4M118CA03 , 4M118CA32 , 4M118DD09 , 4M118EA01 , 4M118EA06 , 4M118EA15 , 4M118FC06 , 4M118FC09 , 4M118FC14 , 4M118FC18 , 5C024CX03 , 5C024CX41 , 5C024CY47 , 5C024GX02 , 5C024GY31 , 5C024HX40 , 5F048AA10 , 5F048AC05 , 5F048AC07 , 5F048AC10 , 5F048BA06 , 5F048BA12 , 5F048BB05 , 5F048BC06 , 5F048BE02 , 5F048BE03 , 5F048BE04 , 5F048BE05 , 5F048BE06 , 5F048BG12 , 5F048CA01 , 5F048CA03 , 5F048CA07 , 5F048DA06 , 5F048DA07 , 5F048DA08 , 5F048DA24

前のページに戻る