特許

J-GLOBAL ID：200903061211516849

電界効果トランジスタおよびその製造方法ならびに半導体集積回路装置およびその製造方法

発明者： 原田 卓 ,  塩沢 健治 ,  橋本 尚
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-098076
公開番号（公開出願番号）：特開平9-283757
出願日： 1996年04月19日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 半導体基板上に形成された電界効果トランジスタのゲート電極に寄生する容量を低減する。【解決手段】 nチャネル形のMOS・FET3nおよびpチャネル形のMOS・FET3pのゲート電極3ng, 3pgの側壁近傍に空洞8を設けた。

請求項（抜粋）：

ゲート電極の側壁近傍に空洞を設けたことを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 G ,  H01L 27/08 321 D ,  H01L 29/78 301 X ,  H01L 29/78 301 Y