スイッチドモード整流器

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-342761
公開番号（公開出願番号）：特開2001-169553
出願日： 1999年12月02日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 PWMパルス制御部をアナログ回路でなくソフトウェアで制御し、アナログ回路に起因する、回路パラメータ調整の困難さや部品点数の多さといった問題を回避することが可能なSMRを実現する。【解決手段】定格動作時のリアクトル電流に対応したPWMパルス列の各パルス幅のデータを、予めシミュレーションを行って求め、PWMパルス制御部P1内のROMテーブルに記憶させておく。そして、交流電源1に同期させつつ半波1サイクル期間内において順次、パルス幅のデータを呼び出してPWMパルスを発生させ、IGBT7aのゲートに与える。負荷が変動した場合は、予め求めておいた各パルスごとの計算式に基づいて補正係数を算出し、各パルス幅に補正係数を乗じて補正を行ってからPWMパルスを発生させる。これにより、アナログ回路に起因した問題を回避しつつ力率改善と整流とが行えるようになる。

請求項（抜粋）：

交流電源と、前記交流電源の交流出力を整流する整流ダイオードブリッジと、前記整流ダイオードブリッジから出力される電流をチョッピングして出力するチョッパ回路と、前記チョッパ回路の出力端に接続された直流負荷と、前記直流負荷に並列に接続されたコンデンサと、前記チョッパ回路をパルス幅変調により制御するパルス幅変調制御部とを備え、前記パルス幅変調制御部は、前記直流負荷の負荷率が所定の値のときに前記パルス幅変調に用いられるパルス列を構成する各パルスのパルス幅に関するデータを記憶し、前記データを順次に呼び出し、前記直流負荷の前記負荷率に応じて前記データに補正係数を乗じることにより前記パルス幅を補正して前記パルス列を発生させる、スイッチドモード整流器。

IPC (2件)：

H02M 7/12 , H02M 3/155

FI (4件)：

H02M 7/12 B , H02M 7/12 C , H02M 7/12 Q , H02M 3/155 H

Fターム (28件)：

5H006AA02 , 5H006CA01 , 5H006CA07 , 5H006CA12 , 5H006CA13 , 5H006CB01 , 5H006CB08 , 5H006CC02 , 5H006DA02 , 5H006DA04 , 5H006DB02 , 5H006DB05 , 5H006DB07 , 5H006DC04 , 5H006DC05 , 5H730AA18 , 5H730AS01 , 5H730BB13 , 5H730BB15 , 5H730BB17 , 5H730BB57 , 5H730CC01 , 5H730DD02 , 5H730FD01 , 5H730FF09 , 5H730FG05 , 5H730FV05 , 5H730FV08

前のページに戻る