特許
J-GLOBAL ID：200903061255685656
半導体記憶装置及び半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平8-059667
公開番号（公開出願番号）：特開平9-251796
出願日： 1996年03月15日
公開日（公表日）： 1997年09月22日
要約：
【要約】【課題】 半導体記憶装置に関し、不良を生じたメモリセルを動作前に検出し、ヒューズによらずに電気的にビット線を切り換える。【解決手段】 複数のメモリセル11Aと、半導体メモリ11に生じた不良を救済する冗長回路12と、当該装置に電源が供給されると半導体メモリ11に不良が生じた否かを検出する自己検出回路13と、自己検出回路13によって半導体メモリ11の不良が検出されると該メモリ11の不良検出情報を電源受給期間中保持する記憶回路14と、記憶回路14の不良検出情報に従って不良を生じたメモリセルを電源受給期間中出力から切り離し、冗長メモリセル12を出力に接続するビット線切り換え回路15,16とを備えている。
請求項（抜粋）：
複数のメモリセルと、前記メモリセルに生じた不良を救済する冗長メモリセルと、当該装置に電源が供給されると前記メモリセルに不良が生じたか否かを検出する自己検出回路と、前記自己検出回路によってメモリセルの不良が検出されると該メモリセルの不良検出情報を電源受給期間中保持する記憶回路と、前記記憶回路の不良検出情報に従って電源受給期間中、前記不良を生じたメモリセルを切り離し、前記冗長メモリセルを選択するように動作する切り換え回路とを備えていることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 301
, G11C 11/413
G11C 29/00 301 B
, G11C 11/34 341 A
