特許
J-GLOBAL ID：200903061258057176
メモリテスタ
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平4-294059
公開番号（公開出願番号）：特開平6-148283
出願日： 1992年11月02日
公開日（公表日）： 1994年05月27日
要約：
【要約】【目的】 メモリテスタのパターンプログラム等のレジスタ設定を対話形式で画面を見ながら可能とし、変更のたびにプログラム修正を不要にする。【構成】 メモリの複数のテストパターンにおいて、評価をするメモリテスタであって、評価パターンを設定、または不良部分を表示するディスプレイ画面130と、ディスプレイ画面のウィンドウを制御するウィンドウコントロール部90と、テストパターンをパターンプログラムのレジスタとする逆アドレススクランブラ80と、プログラムアドレスを画面アドレスに変換するアドレススクランブラ70と、パターンジェネレータ60などから構成され、アドレススキャン範囲を対話形式で指定し、該アドレススキャン範囲の評価をする。
請求項（抜粋）：
メモリの評価パターンの解析を行うメモリテスタであって、メモリ評価パターンのアドレススキャン範囲を対話形式で指定できる機能と、前記指定されたアドレススキャン領域をチップイメージにて表示する機能とを備えることを特徴とするメモリテスタ。
IPC (2件)：
前のページに戻る
