特許
J-GLOBAL ID：200903061267257579
映像信号の時分割多重分離装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-322570
公開番号（公開出願番号）：特開2001-145059
出願日： 1999年11月12日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】 基本クロックを逓倍せず低消費電力の状態で効率よく映像信号を時分割多重分離する。【解決手段】 10ビットの映像信号とさらに2ビットの補助データを16ビットに多重史、また多重された映像信号を元の10ビットの映像信号と2ビットの補助データに分離することができ、16ビット幅のメモリを効率的に使用する。
請求項（抜粋）：
入力された基本クロックを6分の1周期に分周し6分の1分周クロックを出力するクロック分周手段と、前記6分の1分周クロックのハイ期間とロー期間の比率(これを以後デューティーと呼ぶ)を適当な比率に調整し第1のラッチパルスとして出力する第1のデューティー調整手段と、入力された10ビットのデジタル映像信号を前記第1のラッチパルスでラッチする第1のラッチと、前記第1のラッチパルスを1基本クロック期間遅延し第2のラッチパルスとして出力する第1のフリップフロップと、入力された10ビットのデジタル映像信号を前記第2のラッチパルスに同期して出力する第2のラッチと、前記第2のラッチパルスを1基本クロック期間遅延し第3のラッチパルスとして出力する第2のフリップフロップと、入力された10ビットのデジタル映像信号を前記第3のラッチパルスに同期して出力する第3のラッチと、前記第3のラッチパルスを1基本クロック期間遅延し第4のラッチパルスとして出力する第3のフリップフロップと、入力された10ビットのデジタル映像信号を前記第4のラッチパルスに同期して出力する第4のラッチと、前記第4のラッチパルスを1基本クロック期間遅延し第5のラッチパルスとして出力する第4のフリップフロップと、入力された10ビットのデジタル映像信号を前記第5のラッチパルスに同期して出力する第5のラッチと、入力された2ビットの映像補助データを入力された補助データ用ラッチパルスに同期して出力する第7のラッチと、入力された基本クロックを2分の1の周波数クロックに分周するクロック2分の1分周手段と、前記第1のラッチの出力10ビットと前記第2のラッチの出力10ビットの内の上位6ビットを第1の16ビットデータとして入力し、前記第2のラッチの出力10ビットの内の下位4ビットと前記第3のラッチの出力10ビットと前記第4のラッチの出力の内の上位2ビットを第2の16ビットデータとして入力し、前記第4のラッチの出力10ビットの内の下位8ビットと前記第5のラッチの出力10ビットの内の上位6ビットと入力された映像補助データ2ビットを第3の16ビットデータとして入力し、前記第5のラッチの出力10ビットの内の下位4ビットと前記第6のラッチの出力10ビットと前記第7のラッチの2ビットを第4の16ビットデータとして入力し、前記クロック2分の1分周手段の出力と入力された基本クロックを切換パルスとして入力し第1から第4の16ビットデータを切換パルスに応じて出力する第1の4入力1出力切換手段と、入力された基本クロックと入力された映像信号から多重された第1の4入力1出力切換手段の出力信号のメモリ書き込み許可パルスを出力する第1のパルス発生手段と、を具備することを特徴とする映像信号の時分割多重分離装置
IPC (2件)：
FI (2件)：
H04N 9/81 A
, H04N 5/92 D
5C053FA27
, 5C053GA07
, 5C053GB01
, 5C053KA01
, 5C053KA08
, 5C053KA10
, 5C053KA21
, 5C053KA24
, 5C055AA07
, 5C055CA03
, 5C055CA04
, 5C055HA11
