ランダムアクセスメモリ(RAM)ベースのコンフィギュラブルアレイ

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平6-521234
公開番号（公開出願番号）：特表平8-508361
出願日： 1994年03月16日
公開日（公表日）： 1996年09月03日
要約：

【要約】フィールドプログラマブル装置は集積回路基板の同じ領域を共有する導体の行および列の2つの別個の電気的に分離されるアレイ(11および60)を含み、1つのアレイ(11)はランダムアクセスメモリ(78)(「RAM」)を形成するためにメモリセルを相互接続する。もう一方のアレイ(60)は、メモリセルにストアされる情報により制御されるクロスポイント切換ネットワーク(65)を全体的にまたは部分的に形成し、および/またはメモリセルにストアされる情報に従って構成可能であり動作可能である動作する電子回路(66)に接続する。加えて、動作中に内部信号を容易に観測できるようにするために、メモリアレイ(11)は回路アレイ(60)の所望されるモードにアクセスするために容易に用いられる。メモリセルの状態の定期的読出しおよびリフレッシュが必要とされるが、好ましいメモリ構造は、現存のDRAM作製技術の高い密度と低コストとの理由から、ダイナミックランダムアクセスメモリ(「DRAM」)である。リフレッシュサイクル中に割込みすることなくメモリセル状態の連続的アサーションを許可するいくつかの回路(21、25および41)および技術が用いられる。

請求項（抜粋）：

2の信号線を選択的に相互接続する集積回路であって、 2の信号線の近傍に形成され、かつ本来時間の経過とともに失われる電子的電荷をストアすることによって状態情報が具体化される型のメモリセルと、前記2の信号線の間に、そこに導通経路を与えるような方法で接続されたスイッチと、メモリセルとスイッチとの間に排他的に接続された専用回路とを含むスイッチングセルを含み、前記スイッチはメモリセルの状態に従って前記接続を介して制御可能であり、前記集積回路はさらに前記メモリセルに動作的に結合され、メモリセルの電荷レベルを読出しかつその前記状態を表わす電荷をそこに再書込するためのリフレッシュ手段を含む、集積回路。

引用特許：

出願人引用 (3件)

特開平2-291720
特開昭58-188154
特開昭63-166091

審査官引用 (6件)

特開平2-291720
特開平2-291720
特開昭58-188154

全件表示

前のページに戻る