特許

J-GLOBAL ID：200903061299908580

半導体集積回路装置およびその製造方法

発明者： 川北 惠三 ,  浅野 勇 ,  中村 吉孝 ,  山田 悟
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280157
公開番号（公開出願番号）：特開平11-121712
出願日： 1997年10月14日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 COB構造を有するDRAMにおいて、耐腐食性にすぐれた材料、たとえば多結晶シリコン膜からなるフューズを工程を増加することなく形成する。【解決手段】 半導体基板1の主面に形成された選択MISFETQtとその上部に情報蓄積用のキャパシタCが形成されたCOB構造を有するDRAMにおいて、選択MISFETQtの不純物半導体領域12に接続され、キャパシタCの下部電極28に電気的に接続されるプラグ18と同時に形成されるフューズ20をDRAMの周辺回路領域に形成する。フューズ20は、プラグ18と同層に、かつ、プラグ18の材料と同一の材料で形成される。

請求項（抜粋）：

半導体基板の主面にDRAMのメモリセル選択用MISFETが形成され、前記メモリセル選択用MISFETの上部に下部電極、容量絶縁膜および上部電極からなる情報蓄積用容量素子が形成された半導体集積回路装置であって、前記半導体集積回路装置の周辺回路領域に形成されたフューズが、前記半導体基板の主面に接して前記メモリセル選択用MISFETのソース・ドレイン領域上に形成された第1のプラグ、または、前記第1のプラグと前記下部電極とを接続する第2のプラグ、の何れかのプラグと同一層に形成され、かつ、同一材料で構成されていることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3205

FI (2件)：

H01L 27/10 681 F ,  H01L 21/88 Z