特許
J-GLOBAL ID：200903061326508734
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願平5-340038
公開番号（公開出願番号）：特開平7-161939
出願日： 1993年12月07日
公開日（公表日）： 1995年06月23日
要約：
【要約】【目的】 製造工程中半導体装置に加わる静電ダメージを抑制する。【構成】 第1工程において、ウェハの表面に規定された複数の区画1に各々集積回路を形成する。次に第2工程で、隣り合う区画に形成された集積回路を互いに結線して同電位とする接続配線6を設ける。この接続配線6は区画の境界と交差する様にパタニング形成されている。続いて第3工程でウェハ上に成膜された層間絶縁膜8を区画1の境界に沿ってパタニング除去する際、選択的に接続配線6の上部に層間絶縁膜8を残して被覆する。最後に第4工程で、区画の境界に沿って該被覆された接続配線6とともにウェハを切断して個々の集積回路に分離する。
請求項（抜粋）：
ウェハの表面に規定された複数の区画に各々集積回路を形成する第1工程と、隣り合う区画に形成された集積回路を互いに結線して同電位とする接続配線を、区画の境界と交差する様にパタニング形成する第2工程と、ウェハ上に成膜された層間絶縁膜を区画の境界に沿ってパタニング除去する際、選択的に該接続配線の上部に層間絶縁膜を残して被覆する第3工程と、区画の境界に沿って該被覆された接続配線とともに該ウェハを切断して個々の集積回路に分離する第4工程とを行なう半導体装置の製造方法。
IPC (3件)：
H01L 27/04
, H01L 21/822
, H01L 29/786
H01L 27/04 H
, H01L 27/04 D
, H01L 29/78 311 A
, H01L 29/78 311 K
