特許
J-GLOBAL ID：200903061356493871
マルチビット-デルタシグマAD変換器
発明者：
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-341033
公開番号（公開出願番号）：特開2001-156642
出願日： 1999年11月30日
公開日（公表日）： 2001年06月08日
要約：
【要約】【課題】 オーバサンプル比やアナログ積分器の次数を高くせずに、高精度化及び広帯域化が可能な、マルチビット-デルタシグマAD変換器を提供する。【解決手段】 開示されるマルチビット-デルタシグマAD変換器は、アナログ入力信号とアナログ帰還信号との差の信号を出力するアナログ加算器1と、アナログ加算器1の出力信号を積分するアナログ積分器2と、アナログ積分器2の出力信号を多ビットで量子化するnビット量子化器3と、減算器11によって、nビット量子化器3の出力から、ディジタル減算器11の出力の最上位ビットを除く下位ビットを遅延器12で遅延した信号を減算した信号の最上位ビットを出力する処理を行うディジタル処理部10と、ディジタル処理部10の出力信号をアナログ信号に変換してアナログ帰還信号として出力する1ビットDA変換器4とから構成されている。
請求項（抜粋）：
アナログ入力信号とアナログ帰還信号との差の信号を出力するアナログ加算手段と、該アナログ加算手段の出力信号を積分するアナログ積分手段と、該アナログ積分手段の出力信号を多ビットで量子化して出力するマルチビット量子化手段と、以前のサンプリング時に得られた、複数ビットからなるディジタル減算結果から最上位ビットを除いたディジタル減算結果を取り出し、前記マルチビット量子化手段からの出力と、前記最上位ビットが除かれた前記ディジタル減算結果との差を求めることで、今回のサンプリング時のディジタル減算結果を得るディジタル減算手段を有し、該ディジタル減算手段で得られた、今回のサンプリング時のディジタル減算結果から最上位ビットのみを出力するディジタル処理手段と、前記ディジタル処理手段からの出力信号をアナログ信号に変換して前記アナログ帰還信号として出力する1ビットDA変換手段とを備えてなることを特徴とするマルチビット-デルタシグマAD変換器。
IPC (2件)：
FI (2件)：
Fターム (20件)：
5J022AA00
, 5J022AA14
, 5J022AB01
, 5J022BA02
, 5J022BA04
, 5J022CA07
, 5J022CA10
, 5J022CB06
, 5J022CC03
, 5J022CE04
, 5J022CF02
, 5J064AA01
, 5J064BA03
, 5J064BA06
, 5J064BC06
, 5J064BC07
, 5J064BC08
, 5J064BC10
, 5J064BC16
, 5J064BD01
