特許

J-GLOBAL ID：200903061359665495

マルチCPU装置

発明者： 吉田 周
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-005126
公開番号（公開出願番号）：特開平5-189387
出願日： 1992年01月14日
公開日（公表日）： 1993年07月30日
要約：

【要約】【目的】 複数のCPUボードが単一の共通バスを利用するマルチCPU装置において、バス占有要求信号の調停を行う。【構成】 NANDゲートと遅延素子を各CPUボードに設け、他のCPUボードにバス占有要求信号が発生したときはそれ以外のCPUボードのバス占有要求信号の発生をNANDゲートにより禁止とする。また、同時に2つ以上のCPUボードからバス占有要求信号が発生した場合は、あらかじめバス接続優先順位に従って設定された遅延素子の遅延時間により信号の衝突を回避する。【効果】 いかなる条件下でもバス占有要求信号の衝突が防げる。

請求項（抜粋）：

複数のCPUボードと、この複数のCPUボードの一つが接続される単一の共通バスとを備え、この単一の共通バスに対して発生した複数のバス占有要求信号を調停するバス調停回路を各CPUボード毎に備えたマルチCPU装置において、前期バス調停回路は、あらかじめ設定された前期複数のCPUボードのバス接続優先順位により、同時に発生した前期バス占有要求信号の調停を行う手段を含むことを特徴とするマルチCPU装置。

IPC (2件)：

G06F 15/16 360 ,  G06F 13/362 510