特許

J-GLOBAL ID：200903061372646599

半導体装置

発明者： 小澤 隆史
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-041667
公開番号（公開出願番号）：特開平7-249733
出願日： 1994年03月14日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】 LSI チップ搭載の半導体装置に関し, 狭ピッチ対応のバンプグリッドアレイでパッケージングする。【構成】 1)チップ 7を搭載し, 表面に配線層 2が形成された回路基板 1と,配線層の配線に接続するピン 3と, ピンの先端を露出させて回路基板を覆う封止樹脂 8と, ピンの先端に形成されたバンプ 4とを有する, 2)配線層 2は配線と絶縁膜とが交互に積層されている, 3)半導体装置10と, 表面に該半導体装置をピン接続した回路基板11とを有し, 該回路基板は裏面に半導体装置のピンに接続し,かつピン配列の異なったパッドが形成されている, 4)チップ 7を搭載し,表面に配線層 2が形成された回路基板 1と,回路基板に接続するセラミック回路基板12, 13と,セラミック回路基板の配線に接続するピン 4と, ピンを露出して回路基板及びセラミック回路基板を覆う封止樹脂 8とを有する。

請求項（抜粋）：

半導体チップ(7) を搭載し, 表面に配線層(2) が形成された回路基板(1) と,該配線層(2) の配線に接続する外部導出用のピン(3)と, 該ピン(3)の先端を露出させて該回路基板(1) を覆う封止樹脂(8) と, 該ピン(3)の先端に形成された導電性材料からなるバンプ(4)とを有することを特徴とする半導体装置。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/36 ,  H01L 23/50

FI (2件)：

H01L 25/08 Z ,  H01L 23/36 D