特許
J-GLOBAL ID：200903061383529616
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-288956
公開番号（公開出願番号）：特開平5-128881
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】EPROMセルや、EEPROMセル等、電気的に書込み可能な記憶素子を冗長アドレス記憶素子として具備してなる冗長アドレス記憶回路を内蔵し、封止後であっても、冗長アドレスの再書込みを行うことができるように構成される半導体記憶装置に関し、冗長アドレスの再書込み時における誤書込みを防止し、冗長回路の信頼性を確保する。【構成】冗長アドレス書込み禁止回路7を設け、冗長アドレス記憶素子5が記憶する冗長アドレスと一致しない冗長アドレスの再書込みを禁止する。
請求項（抜粋）：
電気的に書込みが可能な記憶素子からなる冗長アドレス記憶素子(5)と、冗長アドレスの再書込み時に外部から入力される冗長アドレスを前記冗長アドレス記憶素子(5)に書込む冗長アドレス書込み回路(6)と、前記外部から供給される冗長アドレスが前記冗長アドレス記憶素子(5)に既に記憶されている冗長アドレスと異なるときは、前記冗長アドレス書込み回路(6)による冗長アドレスの書込みを禁止できる冗長アドレス書込み禁止回路(7)とを有してなる冗長アドレス記憶回路を内蔵して構成されていることを特徴とする半導体記憶装置。
IPC (2件)：
G11C 16/06
, G11C 29/00 301
