特許
J-GLOBAL ID：200903061387041634
半導体回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-122272
公開番号（公開出願番号）：特開平11-316617
出願日： 1998年05月01日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 入力バッファおよび出力バッファへ与えられるクロック信号のスキューをなくす。【解決手段】 データ入出力を行なうDQパッド群(3a)および外部信号を入力する周辺パッド群(4a)に含まれる入力バッファに対してツリー状に配列される複数のクロック伝送ノードを有するクロック分配回路(30)を介して同期化回路(7)からのクロック信号を伝達する。この同期化回路(7)は、クロック分配回路(30)の最も近接するノード(32p)からの信号と外部からのクロック信号の位相同期を行なう。
請求項（抜粋）：
クロック信号を発生するためのクロック発生回路、および与えられたクロック信号に従って動作する複数の内部回路を備え、前記複数の内部回路は、前記クロック発生回路に物理的に最も近接する最小遅延の第1のノードと前記クロック発生回路から物理的に最も遠く離れた最大遅延の第2のノードとの間の領域に配置され、前記第1のノードと前記第2のノードの中央点に対応するノードを出発ノードとしてツリー状に配置されかつ各ノードが互いに反対方向に延在するクロック伝送路に接続される複数のノードと、各ノードに対応して配置され、与えられたクロック信号を対応のクロック伝送路に伝達するクロックドライバとを有し、前記クロック発生回路からのクロック信号を前記複数の内部回路へ伝達するためのクロック分配回路を備える、半導体回路装置。
IPC (2件)：
FI (2件)：
G06F 1/04 330 A
, H03L 7/00 D
