特許

J-GLOBAL ID：200903061390211478

半導体装置およびその製造方法

発明者： 前 田 健 夫 ,  森 田 茂 ,  吉 村 尚 郎
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-322346
公開番号（公開出願番号）：特開平7-176606
出願日： 1993年12月21日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 狭い素子分離幅でも欠陥の発生がなく、また制御性良く形成することのできる素子分離構造を有する半導体装置およびその製造方法を提供する。【構成】 半導体装置は幅が1μm以上で、その内部がバッファ作用のある第1の膜(16)、ストレスの発生が少ない第2の膜(17)、この第2の膜よりもエッチング速度の速い第3の膜(18)を含む少なくとも3種類の膜による積層膜で充填される第1のトレンチ素子分離領域(15)と、幅が1μm未満で、前記第1および第2の膜を含む少なくとも2種類の膜による積層膜が充填される第2のトレンチ素子分離領域(14)とを備える。半導体装置の製造方法は第3の膜の堆積後エッチバックを行って第2のトレンチ内を充填する点に特徴がある。

請求項（抜粋）：

幅が1μm以上で、その内部がバッファ作用のある第1の膜、ストレスの発生が少ない第2の膜、この第2の膜よりもエッチング速度の速い第3の膜を含む少なくとも3種類の膜による積層膜で充填される第1のトレンチ素子分離領域と、幅が1μm未満で、その内部が前記第1および第2の膜を含む少なくとも2種類の膜による積層膜で充填される第2のトレンチ素子分離領域と、を備えた半導体装置。