特許

J-GLOBAL ID：200903061390912670

溝分離型半導体装置の製造方法

発明者： 三ケ木 郁
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平9-314002
公開番号（公開出願番号）：特開平11-150179
出願日： 1997年11月14日
公開日（公表日）： 1999年06月02日
要約：

【要約】【課題】 トレンチ(溝)型素子分離領域に埋め込まれた絶縁膜を研磨により平坦化するに際し、高い再現性と高安定性のもとで、高スループットと低コストを同時に実現でき、歩留向上及び生産性向上を可能とする溝分離型半導体装置の製造方法を提供する。【解決手段】 半導体基板101上に基板保護膜102及びエッチングストッパ膜103からなるマスク膜を形成し、前記マスク膜をエッチングマスクとして半導体基板101の露出部分をエッチングして所定の深さの素子分離溝104を形成する。この素子分離溝の側壁部に絶縁膜105aを形成し、半導体基板101上の全面に単層又は複数層の溝埋め込み用絶縁膜105bを堆積して素子分離溝104を埋め込む。この埋め込み用絶縁膜上に潤滑性を有する界面活性剤106を形成し、その表面を平坦化し、埋め込み絶縁膜を研磨除去してエッチングストッパ膜103を露出させた後、エッチングストッパ膜103及び基板保護膜102を順次除去する。

請求項（抜粋）：

半導体基板上の所定の領域に基板保護膜及びその上層のエッチングストッパ膜により構成されるマスク膜を形成する工程と、前記マスク膜をエッチングマスクとして前記半導体基板の露出部分をエッチングして所定の深さの素子分離溝を形成する工程と、前記素子分離溝の側壁部に絶縁膜を形成する工程と、前記半導体基板上の全面に単層又は複数層の溝埋め込み用絶縁膜を堆積して前記素子分離溝を埋め込む工程と、前記埋め込み用絶縁膜上に潤滑性を有する界面活性剤層を形成しその表面を平坦化する工程と、前記埋め込み絶縁膜を研磨除去して前記エッチングストッパ膜を露出させる工程と、前記エッチングストッパ膜及び前記基板保護膜を順次除去する工程とを有することを特徴とする溝分離型半導体装置の製造方法。

IPC (2件)：

H01L 21/76 ,  H01L 21/304 321

FI (2件)：

H01L 21/76 L ,  H01L 21/304 321 S