特許

J-GLOBAL ID：200903061421949780

FIFOメモリの誤動作検出方法及び装置

発明者： 佐藤 宏行 ,  吉沢 仁一 ,  立石 博臣 ,  田村 純一 ,  関戸 雅美
出願人/特許権者： 富士通株式会社
代理人 (1件)： 遠山 勉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-252004
公開番号（公開出願番号）：特開平7-105699
出願日： 1993年10月07日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 FIFOメモリの誤動作を確実に検出することができるFIFOメモリの誤動作検出装置及び方法を提供する。【構成】 メモリの書き込みアドレスを指定する書き込みアドレスカウンタは、アドレス変更と共に制御カウンタをカウントアップし、メモリの読み出しアドレスを指定する読み出しアドレスカウンタは、アドレス変更と共に制御カウンタをカウントダウンする。書き込みアドレスカウンタ値,読み出しアドレスカウンタ値,及び,制御カウント値は誤り検出回路に入力され、書き込みアドレスカウント値-読み出しアドレスカウント値=制御カウント値の関係が成立しているかどうかが検出され、成立していないときには誤りとして、リセット回路7により各カウンタ3,4,5にリセットをかける。

請求項（抜粋）：

データを記憶する記憶手段と、前記記憶手段に前記データを所定のアドレスに関連付けて書き込む書き込み手段と、前記記憶手段から前記書き込み手段によって書き込まれた前記データを前記所定のアドレスに従って読み出す読み出し手段と、前記データを前記記憶手段に書き込む際に、前記書き込み手段に対して、一定順序に従って変更しつつ前記アドレスを指定する第1の指定手段と、前記データを前記記憶手段から読み出す際に、前記読み出し手段に対して、前記一定順序と同じ順序に従って変更しつつ前記アドレスを指定することにより、前記書き込み手段が書き込んだ順序通りに前記読み出し手段に対して前記データを読み出させる第2の指定手段とを備えたFIFOメモリにおいて、前記第1の指定手段が指定するアドレスを変更する毎にカウントアップし、前記第2の指定手段が指定するアドレスを変更する毎にカウントダウンするカウンタと、前記第1の指定手段の指定アドレスと、前記第2の指定手段の指定アドレスと、前記カウンタのカウント値の相互矛盾を検出することにより、前記第1の指定手段,前記第2の指定手段,及び前記カウンタの相対的な誤動作が発生したことを検出する検出手段とを具備したことを特徴とするFIFOメモリの誤動作検出装置。

IPC (3件)：

G11C 29/00 303 ,  G01R 31/28 ,  G11C 7/00 318