特許

J-GLOBAL ID：200903061422099543

半導体素子の構造

発明者： 奥野 泰幸
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-149389
公開番号（公開出願番号）：特開平5-343541
出願日： 1992年06月09日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 本発明は、多層構造を有する半導体素子における絶縁膜、特に中間絶縁膜にO3 -TEOS膜、層間絶縁膜にPE-TEOS膜を使用した構造に関するもので、この膜は低ストレスではあるが、膜中に含まれるOH基による影響でトランジスタの寿命が劣化するという問題点を解決することを目的とするものである。【構成】 前記目的のため本発明は、中間絶縁膜(O3 -TEOS)5と層間絶縁膜(PE-TEOS)9との間に耐湿性の層(例えばシリコン窒化膜)6を形成したものである。

請求項（抜粋）：

多層配線構造を有する半導体素子の構造として、中間絶縁膜としてのO3 -TEOS膜と層間絶縁膜としてのPE-TEOS膜との間に、耐湿性の層を有することを特徴とする半導体素子の構造。

引用特許：

審査官引用 (4件)

• 特開平4-092453
  
• 特開昭63-136647
  
• 特開昭62-188375
  
• 特開平3-194932