特許
J-GLOBAL ID：200903061428745048
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2003-098863
公開番号（公開出願番号）：特開2004-311481
出願日： 2003年04月02日
公開日（公表日）： 2004年11月04日
要約：
【課題】ターンオフ損失を増大させずに低オン抵抗化でき、且つ高耐圧化ができる半導体装置を実現する。【解決手段】プレーナ構造のPT型のIGBTは、不純物濃度1×1013cm-3からなるNベース層1の裏面に層幅が40μmで、P-層3a側にピーク濃度1×1016cm-3を有するNバッファ層2を形成し、このNバッファ層2の裏面に層厚が5μmで、ピーク濃度1×1016cm-3を有するP-層3a、及び層厚が1μmで、ピーク濃度7×1017cm-3を有するP+層3bからなるPエミッタ層3を形成し、このP+層3bにコレクタ電極12を形成している。【選択図】 図1
請求項（抜粋）：
第1導電型の高濃度層及びこの高濃度層の主面と接した第1導電型の低濃度層を有する第1導電型のエミッタ層と、
この第1導電型のエミッタ層における低濃度層上に形成され、且つこの第1導電型の低濃度層と同程度の濃度を有する第2導電型のバッファ層と、
この第2導電型のバッファ層上に形成された第2導電型のベース層と、
この第2導電型のベース層表面内に選択的に設けられた第1導電型のベース層と、
この第1導電型のベース層表面内に選択的に設けられた第2導電型のエミッタ層と、
この第2導電型のエミッタ層及び前記第2導電型のベース層間の前記第1導電型のベース層部分により形成されるチャネル領域と、
このチャネル領域表面にゲート絶縁膜を介して設けられたゲート電極と、
前記第1導電型のベース層及び前記第2導電型のエミッタ層上に形成されたエミッタ電極と、
前記第1導電型の高濃度層の反対面に形成されたコレクタ電極と、
を具備することを特徴とするバイポーラモードで動作する半導体装置。
IPC (2件)：
FI (4件)：
H01L29/78 655C
, H01L29/78 655B
, H01L29/78 658A
, H01L29/78 658H
