特許

J-GLOBAL ID：200903061446873002

強誘電体メモリ

発明者： 竹内 幹 ,  中込 儀延 ,  松野 勝己 ,  青木 正和
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 中村 純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-024184
公開番号（公開出願番号）：特開平6-236969
出願日： 1993年02月12日
公開日（公表日）： 1994年08月23日
要約：

【要約】【目的】交差型メモリに近い高集積性を有し、かつ半選択による情報破壊の問題を解決した、高集積、高信頼性の強誘電体メモリを提供する。【構成】データ線に交差する1本または複数本のプレート線を備え、かつ該プレート線と上記データ線との交点におけるデータ線に、上記強誘電体キャパシタンスの一方の電極を接続し、他方の電極は上記ワード線電位により制御されるスイッチング素子に接続し、該スイッチング素子のオンの時に上記他方の電極の電位をプレート電位に固定する手段と、さらに、非選択の上記強誘電体キャパシタンスのみを接続するデータ線の電位をプレート電位にする手段を備える。【効果】トランジスタをデータ線側のキャパシタ電極に設ける従来の構成に比べ、メモリセルアレイのレイアウトが容易となり、交差型メモリに近い高集積性が得られる。また、従来のトランジスタを持たない交差型メモリでは不可避の、半選択による情報破壊の問題が無く、したがって、高信頼性かつ高集積の強誘電体メモリが実現できる。

請求項（抜粋）：

複数のデータ線と、該データ線に交差する複数のワード線と、該ワード線と上記データ線の配列に対応してマトリックス状に配置された強誘電体キャパシタンスを有して、該強誘電体キャパシタンスをメモリセルのキャパシタンスとして選択的にこれに情報の書き込みを、またはこれから情報の読み出しを行う強誘電体メモリにおいて、上記データ線に交差する1本または複数本のプレート線を備え、かつ該プレート線と上記データ線との交点におけるデータ線に、上記強誘電体キャパシタンスの一方の電極を接続し、他方の電極は上記ワード線電位により制御されるスイッチング素子に接続し、該スイッチング素子のオンの時に上記他方の電極の電位をプレート電位に固定する手段と、さらに、非選択の上記強誘電体キャパシタンスのみを接続するデータ線の電位をプレート電位にする手段を備えることを特徴とする強誘電体メモリ。

IPC (4件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 325 J ,  H01L 29/78 371