特許
J-GLOBAL ID：200903061475113408
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-118349
公開番号（公開出願番号）：特開平6-334136
出願日： 1993年05月20日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 Pチャネル型LDMOSとNチャネル型LDMOSをいずれもウエル内に設けて高速動作、構造簡素化を図るとともに、工程を増加させることなく閾値ばらつきを抑制できる半導体装置を提供する。【構成】 P型基板1の表面にN-ウエル2,12を有する。N-ウエル2,12の表面に、中間濃度のP型不純物拡散層5,15およびN型不純物拡散層6,16を有する。層6は、ゲート電極6の直下に層5が表面濃度一定の領域を持つように、ゲート電極7のN+ソース領域8s側の端部から所定の距離だけ離間している。かつ、層15は、ゲート電極17の直下に層16が表面濃度一定の領域を持つように、ゲート電極17のP+ソース領域19s側の端部から所定の距離だけ離間している。8dはN+ドレイン領域、19dはP+ドレイン領域である。
請求項（抜粋）：
P型またはN型のうち一方の導電型を持つ半導体基板の表面に、P型またはN型のうち他方の導電型を持ち、互いに離間して形成された低不純物濃度の第1,第2のウエル領域と、上記第1,第2のウエル領域の表面に、それぞれ形成された中間濃度のP型不純物拡散層およびN型不純物拡散層と、上記第1,第2のウエル領域上で、ゲート絶縁膜を介して、それぞれ上記P型不純物拡散層とN型不純物拡散層とにまたがって形成されたゲート電極と、上記第1のウエル領域の上記ゲート電極の両側のP型不純物拡散層,N型不純物拡散層の表面に、それぞれゲート電極をマスクとして形成された高濃度のN型ソース領域,N型ドレイン領域と、上記第2のウエル領域の上記ゲート電極の両側のP型不純物拡散層,N型不純物拡散層の表面に、それぞれゲート電極をマスクとして形成された高濃度のP型ドレイン領域,P型ソース領域とを備え、上記第1のウエル領域内で、上記N型不純物拡散層は、上記ゲート電極の直下に上記P型不純物拡散層が表面濃度一定の領域を持つように、上記ゲート電極のN型ソース領域側の端部から所定の距離だけ離間し、かつ、上記第2のウエル領域内で、上記P型不純物拡散層は、上記ゲート電極の直下に上記N型不純物拡散層が表面濃度一定の領域を持つように、上記ゲート電極のP型ソース領域側の端部から所定の距離だけ離間していることを特徴とする半導体装置。
IPC (2件)：
H01L 27/092
, H01L 29/784
H01L 27/08 321 E
, H01L 29/78 301 S
