特許

J-GLOBAL ID：200903061493015758

半導体素子の微細パターン形成方法及び基板用パターン形成方法

発明者： 鄭 載昌
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (2件)： 荒船 博司 ,  荒船 良男
公報種別：公開公報
出願番号（国際出願番号）：特願2007-043716
公開番号（公開出願番号）：特開2007-227934
出願日： 2007年02月23日
公開日（公表日）： 2007年09月06日
要約：

【課題】リソグラフィ装備から得られるパターン間隔よりさらに小さい間隔を有するハードマスクパターンを形成する。【解決手段】基板上の被食刻層上に第1幅と第1厚さを有する第1ハードマスクパターンを形成し、その上に第2ハードマスク膜を形成し、第1ハードマスクパターンが露出するまで第2ハードマスク膜を除去した後、第1ハードマスクパターン上部の一部分を除去し、第2ハードマスクパターン上部表面より第1ハードマスクパターン上部表面を低く形成し、その結果物に1次トリミング食刻工程を行い、傾いた側面を有する第2ハードマスクパターンを形成し、第2ハードマスクパターンに2次トリミング食刻工程を行い、第2ハードマスクパターンを第3ハードマスクパターンに変換させ、第1、第3ハードマスクパターンにより被食刻層の一部分を同時に露出させ、第1、第2ハードマスクパターンを食刻マスクに用い、被食刻層をパターニングする。【選択図】図1f

請求項（抜粋）：

半導体基板上に形成された被食刻層の上部に第1幅と第1厚さを有する第1ハードマスクパターンを形成する段階と、 第1ハードマスクパターン上に第2ハードマスク膜を形成する段階と、 第1ハードマスクパターンが露出するまで、第2ハードマスク膜を除去する段階と、 露出した第1ハードマスクパターン上部の一部分を除去し、第2ハードマスクパターンの上部表面より第1ハードマスクパターンの上部表面を低く形成する段階と、 前記結果物に対する1次トリミング食刻工程を行い、傾いた側面を有する第2ハードマスクパターンを形成する段階と、 前記第2ハードマスクパターンに対する2次トリミング食刻工程を行い、第2ハードマスクパターンを第2幅を有する第3ハードマスクパターンに変換させ、前記第1及び第3ハードマスクパターンにより被食刻層の一部分を同時に露出させる段階と、 前記第1及び第2ハードマスクパターンを食刻マスクに用い、前記被食刻層をパターニングする段階と、 を含むことを特徴とする半導体素子の微細パターン形成方法。

IPC (2件)：

H01L 21/306 ,  H01L 21/027

FI (3件)：

H01L21/302 105A ,  H01L21/30 570 ,  H01L21/30 573

Fターム (25件)：

5F004AA03 ,  5F004AA04 ,  5F004AA05 ,  5F004CA02 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA23 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DA30 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004DB23 ,  5F004DB26 ,  5F004EA03 ,  5F004EA06 ,  5F004EA07 ,  5F004EA27 ,  5F004EA37 ,  5F004EA38 ,  5F046LA17 ,  5F046LA18

引用特許：

審査官引用 (3件)

• 特開平2-266517
  
• 特開昭62-166520
  
• 特開昭54-155771