特許
J-GLOBAL ID:200903061514671243
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-192460
公開番号(公開出願番号):特開2001-021612
出願日: 1999年07月07日
公開日(公表日): 2001年01月26日
要約:
【要約】【課題】 パワーサイクルを増加させて半導体チップの論理回路の活性化を図って検査を行う。【解決手段】 複数の半導体パッケージ1をソケットを介して搭載するエージング基板3と、エージング基板3にこれに設けられた接続端子3aを介してエージング用パルス信号4aを送信するエージング信号印加部4と、エージング基板3に接続端子3aを介して電源用パルス信号5aを送信する電源印加部5と、パルス信号を発振するパルス発振器6と、高周波のパルス信号を低周波に切換える減速カウンタ7とからなり、電源用パルス信号5aによる電源印加を行って半導体チップ2の論理回路2dを活性化させて半導体チップ2のエージングを行う。
請求項(抜粋):
半導体チップの信号電極に検査用パルス信号を印加する工程と、前記半導体チップの電源電極に電源用パルス信号を印加する工程とを有し、前記電源用パルス信号による電源印加を行って前記半導体チップの論理回路を活性化させて前記半導体チップの検査を行うことを特徴とする半導体装置の製造方法。
IPC (4件):
G01R 31/26
, G01R 1/073
, G01R 31/28
, H01L 21/66
FI (4件):
G01R 31/26 H
, G01R 1/073 D
, H01L 21/66 H
, G01R 31/28 P
Fターム (34件):
2G003AA07
, 2G003AA10
, 2G003AB05
, 2G003AB18
, 2G003AC01
, 2G003AE06
, 2G003AF06
, 2G003AG01
, 2G003AG04
, 2G003AH10
, 2G011AA02
, 2G011AA16
, 2G011AE03
, 2G011AF07
, 2G032AA01
, 2G032AB02
, 2G032AB20
, 2G032AD01
, 2G032AE14
, 2G032AF02
, 2G032AG01
, 2G032AG07
, 2G032AJ07
, 2G032AK03
, 2G032AL11
, 4M106AA01
, 4M106AA02
, 4M106AA04
, 4M106AC13
, 4M106AD06
, 4M106BA01
, 4M106BA14
, 4M106CA56
, 4M106DD01
前のページに戻る