特許
J-GLOBAL ID：200903061527388966
可変遅延回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261971
公開番号（公開出願番号）：特開平5-102809
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】可変遅延回路に関し、出力信号としてLレベルを得る場合につき、選択により、微小な時間差を有する2種類の遅延時間を容易に得ることができ、遅延時間微調整回路などを簡単に構成することができるようにする。【構成】プルアップ回路をpMOS14で構成すると共に、プルダウン回路をnMOS15〜18で構成し、pMOS14、nMOS15、18のゲートを入力端子9に接続し、nMOS16のゲートを選択信号入力端子10に接続して構成する。
請求項（抜粋）：
第1の電源線と出力端子との間に入力信号に基づいてプルアップ動作を行うプルアップ回路を接続すると共に、前記出力端子と前記第1の電源線よりも低電圧を供給する第2の電源線との間に前記入力信号に基づいてプルダウン動作を行い、かつ、選択信号により遅延時間を可変できるプルダウン回路を接続して構成されていることを特徴とする可変遅延回路。
引用特許：
前のページに戻る
