特許
J-GLOBAL ID：200903061543004124
半導体入出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-328607
公開番号（公開出願番号）：特開2000-156633
出願日： 1998年11月18日
公開日（公表日）： 2000年06月06日
要約：
【要約】【課題】 内部半導体回路に電源電圧以上の電圧がかからないようにし、又、出力回路のリーク電流を抑制する。【解決手段】 ゲート電位決定回路は、トランスファーゲートに電源電圧を供給するP型MOSトランジスタ(11)と、トランスファーゲートのゲートに電源電圧以下のゲート電圧を供給するN型MOSトランジスタ(7)と、N型MOSトランジスタ(7)のソースにソースを接続されたP型MOSトランジスタ(8)と、ゲートがチャージアップされたときに電位を戻すためのN型MOSトランジスタ(9)と、出力イネーブル信号を逆相にするインバータ(6)と、インバータ(6)の出力をゲートに入力するP型MOSトランジスタ(10)と、P型MOSトランジスタ(8)を非活性化するP型MOSトランジスタ(12)とで構成する。
請求項（抜粋）：
出力データ及び出力イネーブル信号を入力して前記出力データを出力する出力バッファ回路と、前記出力バッファ回路の出力を外部端子に伝達するトランスファーゲートとしてのN型ノンドープトランジスタと、前記トランスファーゲートのゲートに電源電圧以下のゲート電圧を供給するゲート電位決定回路とを有する半導体入出力回路であって、前記ゲート電位決定回路は、前記ゲートに前記電源電圧を供給するP型MOSトランジスタ(11)と、前記ゲートに前記ゲート電圧を供給するN型MOSトランジスタ(7)と、前記N型MOSトランジスタ(7)のソースにソースを接続されたP型MOSトランジスタ(8)と、前記ゲートがチャージアップされたときに電位を戻すためのN型MOSトランジスタ(9)と、出力イネーブル信号を逆相にするインバータ(6)と、前記インバータ(6)の出力をゲートに入力するP型MOSトランジスタ(10)と、前記P型MOSトランジスタ(8)を非活性化するP型MOSトランジスタ(12)とを含む回路であり、前記N型MOSトランジスタ(9)のドレイン及びゲートを、前記P型MOSトランジスタ(8)のソースに接続するとともに、前記N型MOSトランジスタ(9)のソース及び前記P型MOSトランジスタ(8)のゲートを前記P型MOSトランジスタ(10)ソースに接続し、前記N型MOSトランジスタ(7)のゲートに前記出力イネーブル信号を入力することを特徴とする半導体入出力回路。
Fターム (12件)：
5J056AA01
, 5J056AA04
, 5J056BB38
, 5J056BB49
, 5J056CC00
, 5J056DD00
, 5J056DD13
, 5J056DD28
, 5J056EE03
, 5J056EE07
, 5J056FF07
, 5J056FF08
