特許

J-GLOBAL ID：200903061558688801

LSIに於けるテスト信号出力回路

発明者： 山畑 均 ,  楠田 昌弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-045084
公開番号（公開出願番号）：特開平5-302961
出願日： 1992年03月03日
公開日（公表日）： 1993年11月16日
要約：

【要約】【目的】 使用状態でのテストに必要なLSIの外部接続端子数を削減する。【構成】 少なくとも1個のテスト信号出力端子101,102と、少なくとも1個のテストモード信号入力端子113,114と、テストモード信号入力端子113,114からの信号を解読するデコーダ115と、デコーダ115の出力に応答してそれぞれが内部信号105〜108,109〜112を選択しテスト信号出力端子101,102から出力する少なくとも1個のセレクタ103,104とを有するLSIに於けるテスト信号出力回路。

請求項（抜粋）：

少なくとも1個のテスト信号出力端子と、少なくとも1個のテストモード信号入力端子と、前記テストモード信号入力端子からの信号を解読するデコーダと、このデコーダの出力に応答してLSI内部信号のうち所定のものを選択的に前記テスト信号出力端子に導く少なくとも1個のセレクタとを有するLSIに於けるテスト信号出力回路。

IPC (2件)：

G01R 31/28 ,  G06F 15/78 510

引用特許：

審査官引用 (2件)

• 特開昭54-143649
  
• 特公昭47-012162