特許
J-GLOBAL ID：200903061560695521
ライトデータ保護機能付きリセット信号発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
櫻井 俊彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316292
公開番号（公開出願番号）：特開平6-202762
出願日： 1992年10月30日
公開日（公表日）： 1994年07月22日
要約：
【要約】〔目的〕 外部クロック信号に基づきCPUへのリセット信号を発生するリセット信号発生回路において、書込み中のライトデータが不正になることや消失することを回避する。〔構成〕 CPUのデータの書込み期間内は、外部リセット信号(RST)に基づくCPUへのリセット信号(RESET)の発生を禁止する手段(14)を備え、好適な実施例によれば、CPUへのリセット信号の発生時点まで外部リセット信号を保持する手段(15)を備える。
請求項（抜粋）：
外部クロック信号に基づきCPUへのリセット信号を発生するリセット信号発生回路において、前記CPUのデータ書込み期間内は、前記外部リセット信号に基づくCPUへのリセット信号の発生を禁止する手段を備えたことを特徴とするライトデータ保護機能付きリセット信号発生回路。
IPC (2件)：
G06F 1/24
, G06F 12/16 340
