特許
J-GLOBAL ID:200903061573463212

プログラマブルコントローラ

発明者:
出願人/特許権者:
代理人 (1件): 石田 長七 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-320451
公開番号(公開出願番号):特開平8-179812
出願日: 1994年12月22日
公開日(公表日): 1996年07月12日
要約:
【要約】【目的】ユーザプログラムの問題による演算遅延発生時にユーザーが容易にその原因を知ることを可能としたプログラマブルコントローラを提供することにある。【構成】演算遅延監視用タイマ5は毎スキャン、タイマカウント値がプリセットされ、タイムアップすればタイマ出力を発生する。CPU1はこのタイマ出力があると割り込み処理を行い、ROM2に予め格納してある演算遅延監視プログラムを起動実行し、ユーザプログラムの現在の演算実行アドレスの転送をRAM3に設定してある演算遅延発生アドレスの格納エリアに書き込み、また演算エラーフラグを設定する。
請求項(抜粋):
CPUと、ROM、RAM等からなるメモリ部と、I/Oインターフェイスと、演算時間の遅延を監視するための演算遅延監視用タイマとにより基本的に構成されるプログラマブルコントローラにおいて、演算遅延監視用タイマのタイムアップ信号をCPUの割り込み制御ポートに入力し、CPUはタイムアップ時には割り込み処理にて演算遅延監視プログラムを起動実行し、割り込み発生時のユーザープログラムの実行アドレスを演算遅延記録用のメモリ部に書き込むことを特徴とするプログラマブルコントローラ。
IPC (4件):
G05B 19/048 ,  G05B 19/02 ,  G05B 19/05 ,  G06F 11/34
FI (2件):
G05B 19/05 D ,  G05B 19/05 J
引用特許:
審査官引用 (4件)
  • 特開昭59-055551
  • 特開昭62-168204
  • 特開昭59-055551
全件表示

前のページに戻る