特許

J-GLOBAL ID：200903061574684875

半導体集積回路の製造方法及びその製造装置

発明者： 望月 康弘 ,  岡田 亘右
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-021740
公開番号（公開出願番号）：特開平11-220024
出願日： 1998年02月03日
公開日（公表日）： 1999年08月10日
要約：

【要約】【課題】VLSIの多層配線用層間絶縁膜において、アスペクト比の大きい配線パターンの配線間の溝部にボイドが生じないように絶縁膜を完全に充填し、高信頼性の配線システムを形成する。【解決手段】層間絶縁膜を(1)緻密性高品位シリコン酸化膜(SiO2 )41成膜による配線層のコーティング、(2)低誘電率シリコン酸化膜42堆積による配線間溝部の半充填、(3)オーバーハング部のドライエッチングによる開口部確保、(4)再度低誘電率シリコン酸化膜43堆積による配線間溝部の完全充填、(5)緻密性高品位シリコン酸化膜(SiO2 )43成膜を形成する。

請求項（抜粋）：

表面層に形成された溝部に絶縁膜を充填した構造を有する半導体集積回路の製造方法において、(a)溝部の開口部が概略閉じられる前の段階まで絶縁膜を堆積する工程と、(b)溝開口部のエッジ部(オーバーハング部)に堆積した膜をエッチングする工程と、(c)再度絶縁膜を堆積する工程とを繰り返して実施することにより溝部を完全に充填することを特徴とする半導体集積回路の製造方法。

IPC (5件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/31 ,  H01L 21/316 ,  H01L 21/3205

FI (5件)：

H01L 21/90 M ,  H01L 21/31 C ,  H01L 21/316 X ,  H01L 21/302 L ,  H01L 21/88 K