特許

J-GLOBAL ID：200903061580047151

半導体装置の製造方法

発明者： 射場 義久
出願人/特許権者： 富士通株式会社
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-074381
公開番号（公開出願番号）：特開2004-281936
出願日： 2003年03月18日
公開日（公表日）： 2004年10月07日
要約：

【課題】微細化に伴う配線間のリークを抑制することができる半導体装置の製造方法を提供する。【解決手段】層間絶縁膜であるポーラスシリカ膜4上に、SiC膜5、SiO2膜6、SiC膜7及びSiO2膜8からなる4層構造のハードマスクを形成する。次に、レジストマスク10を用いてSiO2膜8をエッチングする。次いで、SiO2膜8を用いてSiC膜7をエッチングする。その後、SiC膜7を用いてSiO2膜6をエッチングする。続いて、SiC膜7を用いてSiC膜5をエッチングする。そして、SiC膜7を用いてポーラスシリカ膜4をエッチングすることにより、配線溝を形成する。このとき、SiC膜7とポーラスシリカ膜4との間の選択比が大きいため、SiC膜7の変形は生じにくく、この変形に起因するリークが防止される。【選択図】 図1

請求項（抜粋）：

ダマシン法により配線を形成する工程を有する半導体装置の製造方法において、 導電層上に、エッチングストッパ膜及び層間絶縁膜を順次形成する工程と、 前記層間絶縁膜上に、第1のハードマスクとして、シリコン炭化膜、シリコン窒化膜又はシリコン酸窒化膜を形成する工程と、 前記第1のハードマスク上に、第2のハードマスクとして、シリコン酸化膜を形成する工程と、 前記第2のハードマスク上に、第3のハードマスクとして、シリコン炭化膜又はシリコン窒化膜を形成する工程と、 前記第3のハードマスク上に、第4のハードマスクとして、シリコン酸化膜を形成する工程と、 前記第4のハードマスクにパターンを形成する工程と、 前記第4のハードマスクを用いて前記第3のハードマスクをエッチングする工程と、 前記第3のハードマスクを用いて前記第2のハードマスクをエッチングする工程と、 前記第3のハードマスクを用いて前記第1のハードマスクをエッチングする工程と、 前記第3のハードマスクを用いて前記層間絶縁膜をエッチングすることにより、前記層間絶縁膜に前記エッチングストッパ膜まで到達する開口部を形成する工程と、 前記エッチングストッパ膜の前記層間絶縁膜に形成された開口部から露出する部分をエッチングする工程と、 前記開口部内に配線材料を埋め込む工程と、 を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L21/768 ,  H01L21/3065

FI (2件)：

H01L21/90 A ,  H01L21/302 105A

Fターム (43件)：

5F004DA00 ,  5F004DA01 ,  5F004DA15 ,  5F004DA16 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB00 ,  5F004DB03 ,  5F004DB23 ,  5F004EA03 ,  5F004EA06 ,  5F004EA22 ,  5F004EB01 ,  5F004EB03 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR25 ,  5F033RR29 ,  5F033TT02 ,  5F033XX01 ,  5F033XX03 ,  5F033XX28 ,  5F033XX31