シーケンシャルなリスト内の選択されたタイプの第1もしくは第2のオブジェクトを迅速に特定するためのスキャンチェーン

発明者： , ,
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公表公報
出願番号（国際出願番号）：特願平9-514371
公開番号（公開出願番号）：特表平11-510290
出願日： 1996年10月04日
公開日（公表日）： 1999年09月07日
要約：

【要約】オブジェクトを記憶するシーケンシャルなエントリのためのスキャンチェーン(900)は、第2のタイプのオブジェクトに続く第1のタイプのオブジェクトを特定する。基本的に、先行するエントリが、「オンリー」タームをアサートしなければ、第2のタイプのオブジェクトを記憶しているエントリが、スキャンビットを生成し、「オンリー」タームをアサートして、このタームにより、さらにスキャンビットの生成が行われることが禁止される。後続する各エントリは、スキャンビットを伝達し、もしくはそのエントリが第1のタイプのオブジェクトを記憶しているときには、スキャンビットをキルし、それ自身を選択する。ルックアヘッドロジック(910、920、930及び940)は、シングルエンドリターンからグループタームを求め、スキャンビットが、グループのエントリによって生成され、伝達され、もしくはキルされるか否かを表している。グループタームの組み合わせが、エントリ全体にわたるシーケンシャルな伝達に対する遅れなしにエントリを選択する。

請求項（抜粋）：

プロセシングシステムであって、第1のクラスのオペレーションを実行することのできる第1実行ユニットと、前記第1のクラスとオーバーラップする第2のクラスのオペレーションを実行することのできる第2実行ユニットと、順番に並べられた、前記プロセシングシステムによって実行されるためのオペレーションを記述した情報を記憶するエントリと、前記エントリ、オペレーションから選択されたスキャンチェーンとを有し、前記スキャンチェーンが、前記エントリが、前記第1のクラスのオペレーションを記述した情報を含むときに、スキャンビットを生成する各エントリ内の生成回路と、第1のエントリから、前記第1のエントリへ続くエントリ、順番に、前記スキャンビットを伝達する伝達回路であって、前記第1のエントリが、前記第1のクラスのオペレーションを記述する情報を特定する任意のエントリの順番で並べられている、前記伝達回路と、前記伝達回路が、前記スキャンビットを前記エントリに伝達して、前記エントリが前記第2クラスのオペレーションを記述する情報を記憶しているときに、前記第2の実行ユニットによって実行されるための前記各エントリ内のオペレーションを選択する前記各エントリ内の選択回路とを有することを特徴とするプロセシングシステム。

前のページに戻る