特許

J-GLOBAL ID：200903061590496825

システム試験装置

発明者： 河野 香代子 ,  高木 康志 ,  須藤 晋一 ,  原 一広
出願人/特許権者： 富士通株式会社
代理人 (1件)： 大菅 義之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-046706
公開番号（公開出願番号）：特開平7-260883
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 本発明は、高密度実装プリント基板の試験等を行う際、JTAG回路を用いてることによって、試験装置の回路規模の削減、試験装置と試験される基板との接続のための配線本数の削減を目的とする。【構成】 バウンダリ・スキャン・レジスタ101、バイパス・レジスタ102、システム論理回路を制御するためのコマンドを格納するJTAG命令格納手段103、システム論理回路を制御するためのデータを格納するためのJTAGデータ格納手段104とをデータ・レジスタとして有するJTAG回路と、該JTAG命令格納手段103から出力されるコマンドを解析するコマンド解析手段201と、該コマンド解析手段201の解析結果に従った処理を実行する実行処理手段202とによって構成される。

請求項（抜粋）：

インタフェースに接続され、システムの検査を行うためのスキャンテスト信号をバスを介して入力して、システムを有する本体装置を試験する装置であって、前記バスを介してシステムを動作させるためのコマンドとデータを格納する手段(104)と、前記システムの検査を制御するとともに、前記格納手段(104)に対してコマンドとデータを選択的に入出力する制御部(105)と、を設けたことを特徴とするシステム試験装置。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 330

引用特許：

審査官引用 (2件)

• 特開平4-211842
  
• JTAGを用いた高速集積回路試験
  公報種別：公開公報   出願番号：特願平4-105029   出願人：アメリカンテレフォンアンドテレグラフカムパニー