特許
J-GLOBAL ID：200903061627190888
半導体装置の設計方法、製造方法及びマスク
発明者：
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平7-065022
公開番号（公開出願番号）：特開平8-234411
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：
【要約】 (修正有)【目的】 フォトレジストパターンとマスクパターンとが一致するようにマスクを設計する方法及びこのマスクを用いてフォトレジストをパターニングする半導体装置の設計方法及び製造方法を提供する。【構成】 半導体基板10の第1層目のレイヤ(フィールド酸化膜)の上にマスクに基づいて形成された第2層目のレイヤ(フォトレジスト)に生ずるマスクからの寸法変換差を第1層目のレイヤのデータから任意の関数に表現するステップと、寸法変換差を前記第2層目のレイヤのデータに加え、このデータに基づいてマスク設計するステップとを備えており、関数の変数は、フィールド酸化膜に囲まれる半導体基板主面の拡散領域31、32の拡散面積である。第2層目のレイヤパターンにこの第2層目のレイヤの下地となる第1層目のレイヤの表面形状の関数を加えて寸法変換を行ってマスクを形成する。
請求項（抜粋）：
半導体基板の下層のレイヤの上にマスクに基づいて形成された上層のレイヤに生ずる前記マスクからの寸法変換差を前記下層のレイヤのデータから任意の関数で表現するステップと、前記寸法変換差を前記上層のレイヤのデータに加え、このデータに基づきマスク設計を行うステップとを備えたことを特徴とする半導体装置の設計方法。
IPC (2件)：
FI (2件)：
G03F 1/08 A
, H01L 21/30 502 P
