特許

J-GLOBAL ID：200903061630588493

薄膜トランジスタおよびその製造方法

発明者： 戸井田 孝志 ,  関口 金孝
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-208803
公開番号（公開出願番号）：特開平9-055513
出願日： 1995年08月16日
公開日（公表日）： 1997年02月25日
要約：

【要約】【構成】 基板11上に設けるソースドレイン電極13と、ソースドレイン電極上に設ける中間膜29と、中間膜上に設ける半導体膜15と、半導体膜上に設けるゲート絶縁膜17と、ゲート絶縁膜上に設けるゲート電極19とを備え、中間膜はソースドレイン電極と半導体膜との重なる領域に設ける薄膜トランジスタおよびその製造方法。【効果】 半導体膜とソースドレイン電極と間の接触抵抗が小さくなり、薄膜トランジスタのリーク電流を小さくすることができる。この結果、良好なトランジスタ特性を示す薄膜トランジスタを提供することができる。

請求項（抜粋）：

基板上に設けるソースドレイン電極と、ソースドレイン電極上に設け不純物を含むシリコン膜からなる中間膜と、中間膜上に設ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備え、中間膜はソースドレイン電極と半導体膜との重なる領域に設けることを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (3件)：

H01L 29/78 616 S ,  H01L 29/78 616 J ,  H01L 29/78 626 C