特許

J-GLOBAL ID：200903061635000168

半導体装置及びその製造方法

発明者： 小林 研也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-142966
公開番号（公開出願番号）：特開平6-334030
出願日： 1993年05月22日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 基板表面から基板裏面へ電流経路を有する縦型パワー素子と、制御回路素子とをモノリシックに集積するための絶縁分離構造を有するSOI基板を容易に製造すること。【構成】 第一の単結晶シリコン基板1の一主面と第二の単結晶シリコン基板4の一主面に酸化膜3を形成後(工程A)、貼り合わせ法により互いに酸化膜3の面を接合させる(工程B)。この第一の単結晶シリコン基板1の他主面より、貼り合わせ面5に界在する酸化膜3を越えるまでエッチングをして溝を形成し(工程C)、溝の側壁に酸化膜3を形成後(工程D)、シリコンをエピタキシャル成長させ、工程Eに示すように、パワー素子形成領域16となる単結晶シリコンエピタキシャル層7と、酸化膜3によって絶縁分離された島状の制御回路素子形成領域17を有するSOI基板を製造する。

請求項（抜粋）：

単結晶シリコン基板と、前記単結晶シリコン基板の一主面の第一の領域上に設けられた第一の絶縁膜と、前記第一の絶縁膜上に設けられた第一の単結晶シリコン層と、前記第一の単結晶シリコン層の側面を被覆する第二の絶縁膜と、前記第二の絶縁膜と側面を接して設けられた第一の多結晶シリコン層と、前記第一の多結晶シリコン層と側面を接し且つ前記単結晶シリコン基板の一主面の第二の領域上に設けられ、第一の単結晶シリコン層とは電気的に絶縁分離された第二の単結晶シリコン層とを有することを特徴とする半導体装置。

IPC (5件)：

H01L 21/76 ,  H01L 27/06 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 29/784

FI (4件)：

H01L 27/06 321 A ,  H01L 27/08 321 A ,  H01L 29/78 321 C ,  H01L 29/78 321 R