特許

J-GLOBAL ID：200903061637145325

半導体パッケージの製造方法

発明者： 伊藤 誠 ,  大沢 健治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-244821
公開番号（公開出願番号）：特開平9-092750
出願日： 1995年09月22日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】 半導体パッケージの製造方法において、微細パターンのリードを精度よく形成し、高精度で高密度多ピン構造の半導体パッケージを容易に製造できるようにする。【解決手段】 金属ベース11の面上に銅メッキによる複数のリード17を形成する工程と、各リードを保持するための絶縁性保持膜を形成する工程と、リードのアウターリード部上に突起電極を形成する工程と、金属ベースをエッチングにより選択的に除去して各リードを分離する工程と、リードのインナーリード部に半導体チップを接合する工程を有し、金属ベース11として銅又は銅合金の基板12上に順次アルミニウム膜13及びニッケル膜14が積層された金属ベースを用い、ニッケル膜14上にリード17を形成するようになす。

請求項（抜粋）：

金属ベースの面上に銅メッキによる複数のリードを形成する工程と、前記各リードを保持するための絶縁性保持膜を形成する工程と、前記リードのアウターリード部上に突起電極を形成する工程と、前記金属ベースをエッチングにより選択的に除去して前記各リードを分離する工程と、前記リードのインナーリード部に半導体チップを接合する工程を有し、前記金属ベースとして銅又は銅合金の基板上に順次アルミニウム膜及びニッケル膜が積層された金属ベースを用い、前記ニッケル膜上に前記リードを形成することを特徴とする半導体パッケージの製造方法。