特許

J-GLOBAL ID：200903061640952711

メモリマッピング方式

発明者： 柏樹 芳雄
出願人/特許権者： 株式会社日立国際電気
公報種別：公開公報
出願番号（国際出願番号）：特願2001-229662
公開番号（公開出願番号）：特開2003-044356
出願日： 2001年07月30日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】 電子機器にとって最適なメモリ構成は、その使用目的や状態などによって変化する場合がある。電子機器の制御用プログラムの全てを外部メモリ(ROM)に持つ構成では、内部メモリに持つ構成に比べ、電子機器を省電力状態にしたときの消費電流の点で不利になる場合が多い等の課題が有る。【解決手段】 電子機器を制御するプログラムの一部を、最適なタイミングで別なメモリに転送してから実行することで、より機器の使用目的に適した動作を実現することができる。例えば、電子機器を省電力状態にしたときの消費電流の問題を解決するためには、プログラム全体の中で消費電流影響する部分のみを一旦内部メモリ(RAM)にコピーした後、この内部メモリをアクセスする手段を用いる。

請求項（抜粋）：

マイクロプロセッサと、プログラム格納用ROMと、ROMデータの一部をマイコン内蔵のRAMへ転送する手段と、ROMおよびRAMを最適なアドレスエリアに割り当てる手段を備えたことを特徴とする電子機器制御部のメモリマッピング方式。

IPC (7件)：

G06F 12/06 515 ,  G06F 12/06 ,  G06F 12/06 520 ,  G06F 12/06 522 ,  G06F 9/50 ,  G06F 15/78 510 ,  G06F 1/32

FI (7件)：

G06F 12/06 515 H ,  G06F 12/06 515 L ,  G06F 12/06 520 F ,  G06F 12/06 522 B ,  G06F 15/78 510 P ,  G06F 9/06 640 H ,  G06F 1/00 332 Z

Fターム (8件)：

5B011EA08 ,  5B011LL08 ,  5B060MM02 ,  5B060MM11 ,  5B060MM15 ,  5B062CC03 ,  5B062DD02 ,  5B076AB19