特許

J-GLOBAL ID：200903061646889981

半導体装置

発明者： 免田 和典
出願人/特許権者： オリンパス光学工業株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-249354
公開番号（公開出願番号）：特開平5-090640
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】この発明の半導体装置にあっては、光電子集積回路を作製するプロセスに於いて、途中に作製する素子の熱工程で既に作製された素子が破損せず、作製プロセスを容易にするために、同一基板上に同一プロセスで作製可能にしたことを特徴とする。【構成】この発明は、裏面にオーミック電極13を有するp+ 型またはn+ 型の半導体基板12上に、p+ 型またはn+ 型半導体層14、n型またはp型半導体層15が接合される。このn型またはp型半導体層15の表面領域には、n+型またはp+ 型高ドープ領域16a、16bが形成され、更にこれら高ドープ領域16a、16b上に、ソース及びドレイン電極17及び18が設けられている。また、上記n型またはp型半導体層15の表面にはSiO2 トンネル膜19が形成され、このSiO2 トンネル膜19上にゲート電極20が設けられる。

請求項（抜粋）：

裏面にオーミック電極を有するもので、一方の極性を有する第1の半導体層と、この第1の半導体層の表面に接合されるもので、他方の極性を有する第2の半導体層と、この第2の半導体層の所定の表面領域に形成されるもので、上記第2の半導体層より高い不純物濃度の他方の極性を有するドープ領域と、このドープ領域上に形成されるソース及びドレイン電極と、上記第2の半導体層表面に接合される絶縁膜と、この絶縁膜上に形成されるゲート電極と具備することを特徴とする半導体装置。

IPC (5件)：

H01L 33/00 ,  H01L 29/784 ,  H01L 31/10 ,  H01L 21/338 ,  H01L 29/812

FI (3件)：

H01L 29/78 301 B ,  H01L 31/10 A ,  H01L 29/80 B

引用特許：

審査官引用 (2件)

• 特開平2-012968
  
• 特公昭50-005557