特許
J-GLOBAL ID：200903061651732268
データ処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-020967
公開番号（公開出願番号）：特開平5-216852
出願日： 1992年02月06日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】命令の並列実行可能なデータ処理装置で、非周期的な故障検出を可能し、また幾つかの命令実行制御部が故障した時、データ処理装置の漸次、縮退的な稼働を可能にする。【構成】複数の命令の並列実行によって衝突を回避するため複数の命令を右側の命令実行制御部4によって順次実行する時、又は遅延分岐のディレイスロットで分岐命令に続く次命令が実行される時、右側の命令実行制御部4の命令又は、分岐命令に続く次命令が左側の命令実行制御部3へ複写される。両方の命令実行制御部3,4で同一の命令が同時に実行され、実行結果が故障検出回路20によって比較する。従って、命令実行制御部3,4の故障及び論理演算部5,6の故障が、故障検出回路20で検出される。一方の命令実行制御部に故障がある時、並列実行制御回路2により他方の命令実行制御部で全命令が逐次的に実行される。
請求項（抜粋）：
メモリからフェッチした複数の命令を並列に出力する並列実行制御回路と、上記並列実行制御回路から上記複数の命令が並列に供給され、命令解読、命令実行制御および実行結果の書き込みのパイプラインステージを少なくとも有する複数の命令実行制御部と、上記複数の命令実行制御部によって制御される複数の論理演算部と、上記複数の命令実行制御部の複数の制御信号もしくは上記複数の論理演算部の複数の出力が供給される故障検出回路とを具備してなり、上記複数の制御信号もしくは上記複数の出力から上記故障検出回路が上記複数の命令実行制御部の一方もしくは上記複数の論理演算部の一方の故障を検出した場合に、上記並列実行制御回路は上記フェッチした複数の命令を順次に上記複数の命令実行制御部の正常な他方に供給し、実行すべき命令を上記複数の命令実行制御部の正常な他方もしくは上記複数の論理演算部の正常な他方によって順次、実行せしめることをことを特徴とするデータ処理装置。
IPC (4件)：
G06F 15/16 460
, G06F 15/16 470
, G06F 9/38 380
, G06F 11/20 310
