特許
J-GLOBAL ID:200903061682053377

多重化方式

発明者:
出願人/特許権者:
代理人 (1件): 高野 明近 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-062439
公開番号(公開出願番号):特開平9-261271
出願日: 1996年03月19日
公開日(公表日): 1997年10月03日
要約:
【要約】【課題】 複数のパケット化されたディジタル信号が、異なったビットレートと異なったクロックで入力されても、定まったクロックとタイミングで入力順序を乱すことなく優先順位に応じた多重が実現できる。【解決手段】 複数のパケット化されたディジタル信号を、異なったビットレートと異なったクロックで入力し、その複数のディジタル信号を多重化し、同一クロックで出力する。優先度制御部13は、同一クロックで出力するためのバッファメモリ11a〜11dと入力される複数のパケットに優先順位を設定する。出力制御部14は、優先順位に基づきパケット毎多重化し、入力パケットの送出順序の逆転を防止するように出力する。メモリ制御部12a〜12dは、出力伝送路の混み具合に応じ、バッファメモリ11a〜11dがオーバフローを起こさないよう入力パケットの伝送にブレーキングをかけ、パケットを優先度に応じ出力するように動作させる。
請求項(抜粋):
複数のパケット化されたディジタル信号を、異なったビットレートと異なったクロックで入力し、その複数のディジタル信号を多重化し、同一クロックで出力する多重化装置において、同一クロックで出力するためのバッファメモリと入力される複数のパケットに優先順位を設定し、その優先順位に基づきパケット毎に多重化し、また、入力パケットの送出順序の逆転を防止するように出力するための優先度制御手段及び出力制御手段と、出力伝送路の混み具合に応じ、上記バッファメモリがオーバーフローを起こさないよう入力パケットの伝送にブレーキングをかけ、さらに、パケットを優先度に応じ出力するように動作させるためのメモリ制御手段を具備することを特徴とする多重化方式。
IPC (3件):
H04L 12/56 ,  H04J 3/16 ,  H04J 3/22
FI (3件):
H04L 11/20 102 F ,  H04J 3/16 A ,  H04J 3/22

前のページに戻る