特許
J-GLOBAL ID：200903061736434932
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平8-041945
公開番号（公開出願番号）：特開平9-231754
出願日： 1996年02月28日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 メモリの容量によらず、昇圧回路の昇圧電圧を一定に保持でき、アプリケーションに応じて容易に容量を変更できる半導体記憶装置を実現する。【解決手段】 複数のメモリコアMCO1, ...,MCO5およびこれらのメモリコアが共用する制御回路1、カラムデコーダ2、読み出し/書き込み増幅器3、データバスDUBUS などによって記憶装置が構成され、各メモリコアに昇圧回路10、ロウデコーダ20、メモリセルアレイ30およいセンスアンプアレイ40を設け、各メモリコアをデータバスDBUSの配線方向に並んで配置し、制御回路1、カラムデコーダ2などをその延長線上に配置し、各メモリコアのメモリセルを制御回路からのメモリコア選択信号に応じて選択的にデータバスDBUSに接続するので、選択されたメモリコアに対してのみアクセスが行われ、かつ、メモリコアの数を増減することによって、アプリケーションに応じた記憶容量を容易に変更できる。
請求項（抜粋）：
少なくともメモリセルアレイと上記メモリセルアレイからメモリセルを選択する選択回路により構成されたメモリコアを複数有する半導体記憶装置であって、各メモリコア毎に上記選択回路によって選択されたメモリセルに所定の電圧を供給する昇圧回路が設けられている半導体記憶装置。
IPC (2件)：
FI (3件)：
G11C 11/34 354 F
, G11C 11/34 345
, G11C 11/34 354 D
