特許
J-GLOBAL ID:200903061753797992

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-127719
公開番号(公開出願番号):特開平7-335749
出願日: 1994年06月09日
公開日(公表日): 1995年12月22日
要約:
【要約】【目的】 デバイスの信頼性及び性能の劣化を防いだ、2種類以上の配線材料よりなる配線の形成方法を提供する。【構成】 2種類以上の配線材料よりなる配線形成工程において、最下層となるポリシリコン9を層間絶縁膜となるシリコン酸化膜3に所望の配線パターン8で埋め込み、続いてタングステンシリサイド10を堆積し、次に所望の配線パターン8の反転パターン11をマスクとして前記タングステンシリサイド10にドライエッチングを施し、配線を形成することで、逆テーパー形状または配線パターンの合わせずれによる活性領域21のエッチングを防止でき、また配線パタ-ン形成時の合わせ精度マージンも拡大でき、良好な半導体装置を製造できる。
請求項(抜粋):
少なくとも2種類以上の配線材料よりなる配線形成工程において、最下層の第1の配線材料を、層間絶縁膜に所望の配線パターンで埋め込む工程と、前記第1の配線材料以外の第2の配線材料を堆積する工程と、前記所望の配線パターンの反転パターンを用いて、前記第1の配線材料以外の第2の配線材料にドライエッチングを施し、配線を形成する工程とを備えた半導体装置の製造方法。

前のページに戻る