特許
J-GLOBAL ID:200903061767364240
半導体記憶装置及び半導体装置
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
恩田 博宣 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-364583
公開番号(公開出願番号):特開2002-170383
出願日: 2000年11月30日
公開日(公表日): 2002年06月14日
要約:
【要約】【課題】携帯システムの消費電力とパフォーマンスの向上に容易に対応することができる半導体記憶装置を提供すること。【解決手段】DRAM10は、パワーダウンモードにメモリセルを含むメモリコアに電源を供給する内部回路の制御と、メモリコアに対するリフレッシュの制御を組み合わせた「スリープモード」、「リフレッシュ停止モード(Napモード)」、「部分セルフリフレッシュモード(S-Refモード)」を備え、これらモードをプログラムモードPro,PEにおいて選択する。
請求項(抜粋):
記憶保持のためにメモリセルのリフレッシュを定期的に実施する半導体記憶装置であって、メモリセルに対して通常動作を行う第1のモードと、消費電力を削減する第2のモードとを備え、前記第2のモードは、デバイスの内部電源の制御と前記リフレッシュの制御を組み合わせた複数の動作モードを有することを特徴とする半導体記憶装置。
IPC (3件):
G11C 11/406
, G11C 11/403
, G11C 29/00 603
FI (4件):
G11C 29/00 603 D
, G11C 11/34 363 J
, G11C 11/34 363 M
, G11C 11/34 371 J
Fターム (13件):
5B024AA01
, 5B024BA21
, 5B024BA29
, 5B024DA14
, 5B024DA18
, 5L106AA01
, 5L106CC04
, 5L106CC09
, 5L106CC13
, 5L106CC16
, 5L106CC21
, 5L106CC32
, 5L106GG07
引用特許:
前のページに戻る