特許
J-GLOBAL ID:200903061773697420

LCD表示回路

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 喜三郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-297421
公開番号(公開出願番号):特開平11-272549
出願日: 1988年09月27日
公開日(公表日): 1999年10月08日
要約:
【要約】【課題】入力データ転送速度よりも高レートの出力データ転送速度を得ることのできるインターフェイス装置を提供すること。【解決手段】メモリを、それぞれnビット(nは自然数)のデータバスが接続されたm個(mは自然数)のRAM?@7等で構成し、データ入力回路から送出されたnビットデータをm個のRAMに順次データ書き込みを行う一方で、m個のRAMに共通する一の読み出しサイクルにおいてm×nビット分のデータを一括で読み出してデータ出力回路に送出するよう構成したインターフェイス装置を提供する。これによって、入力データ転送(メモリへの書き込み)速度に対してより高速な出力データ転送(メモリからの読み出し)速度を得ることができる。
請求項(抜粋):
信号を入力するデータ入力回路と、前記データ入力回路から入力されたデータを記憶する読み出し/書き込みメモリと、前記読み出し/書き込みメモリから書き込みタイミングとは非同期タイミングでデータを読み出し信号を出力するデータ出力回路と、前記読み出し/書き込みメモリの書き込みと読み出しを制御する読み出し/書き込み制御回路を有し、入力した信号のフォーマットを変換して出力するインターフェイス装置において、前記読み出し/書き込みメモリのデータバスをm×nビット(m、nは自然数)で構成し、データの書き込みはnビット毎に行い、データの読み出しはm×nビット毎に行う様に制御することを特徴とするメモリ制御回路。
引用特許:
審査官引用 (3件)
  • 特開昭62-251795
  • 特開昭61-198293
  • 特開昭61-016086

前のページに戻る